硬件组知识 on RinChord的小本本

简单了解MOS

Sat, 29 Jun 2024 00:00:00 +0000

参考资料

https://www.bilibili.com/video/BV1Y3t4etEtT

https://www.bilibili.com/video/BV1x1421R7WT

https://www.bilibili.com/video/BV1fB4y147Gn

三极管和MOS管

二极管

PN结(二极管器件)

组成
在一块硅片上掺杂不同的元素可以得到半导体
掺杂硼成为P型半导体，掺杂五价磷成为N型半导体

性质
具有单向导电性
电流从P流向N时，P、N之间将不存在绝缘区域，电路正常导通
电流从N流向P时，P、N之间会产生大面积绝缘区域，从而阻止电路导通。

三极管

NPN结(三极管器件)

性质
根据PN结特性，P向N1\N2导通时，N1和N2之间将会是通路
意味着给P输入一个小电流就可以控制N1和N2的通断，从而允许大电流通过

四舍五入就是个信号放大器，如果N1常态性接电，P按需接电，那么N2就会根据P的状态输出更大的电流。
在P没有输入电流的时候，N1尝试向P导通，根据PN结原理，此时将在P和N1之间形成一大面积绝缘区域，从而阻止电流通过。

NPN型三极管：在中间的P输入电流的时候，绝缘区域消失，两侧N将导通
PNP型三极管：在中间的N输入电流的时候，将引发绝缘区域形成，而阻止两侧的P导通

三极管的放大作用

左侧的N半导体是高浓度的，右边的N半导体是低浓度的

在E-C之间接入一个电源，会导致右侧N半导体的自由电子全部去C那边，这使得其靠左的部分成为耗尽区（没自由电子而不能导电）
在E-B之间接入一个电源，这个电源会导致左边的N半导体的电子跑到中间的P半导体上，然后再被吸引到电源里。
每有一个电子被从B上吸引到电源，就会在原地产生一个空穴，而因为左边的N浓度高，电子多，还多接了一个电源的负极，就会有多个电子来尝试抢占这个空穴。
一个穴只能放一个电子，没抢到位置的电子就会游离在中间P上，此时，因为电子尝试向右边N迁移的力大于耗尽层同性相斥的力，所以这群游离电子会很容易地跑到右边。

这就意味着，E-B电源每完成一个电子的迁移，E-C电源就会有一堆电子迁移过去。这就是放大

JFET

结型场效应管(JFET)

原理
电子在单一半导体（如N）中可以自由移动
电流从N流向P会导致绝缘区域形成
给N两端施加正电压，P两端施加负电压，就可以达成上述需求

此时，两端的P-N结将形成绝缘区域，且绝缘区域面积取决于电压强度
当电压强度到达一定值时，两侧绝缘区域将闭合，阻断N半导体的上下连接。

在这种结构中，P-N结上实际上没有电流经过(因为施加负电压带来的结果是造成绝缘区域)
所以此结构是电压控制型器件，也不会产生什么能量损耗。
依然存在反过来的结构，即NPN型JFET，在栅极无电时导通，施加正电压时不导通

MOSFET

原理

当电容有电时，正电荷负电荷将会聚集在两端电极板的边缘上。
当栅极G和衬底B之间被施加 合适的电压 时，将会有一层 电子(带负电荷)\带正电荷的粒子 聚集在靠近栅极的位置，连接源极和漏极，令其导通。
当施加的电压消失时，电荷将重新均匀分布回P，电流通路就会断开。
因存在PN结，所以会产生绝缘部分，绝大部分电流都过不去。这解决了JFET的无法完全断开问题。

导通条件
https://blog.csdn.net/qq_62361151/article/details/130170746

N沟道要求 $V_G > V_S$ 时导通
用法：接负载时S极接GND，此时低电平 $V_G \leq V_{GND}$ 时截止，高电平 $V_G \geq V_{GND}$ 时导通

P沟道要求 $V_G < V_S$ 时导通
用法：接负载时S极接VCC，此时低电平 $V_G \leq V_{VCC}$ 时导通，高电平 $V_G \geq V_{VCC}$ 时截止

类型
增强型MOS：两侧电极之间在无电压时默认断开
耗尽型MOS：默认微微闭合

为什么源极和衬底要连到一起？

明确源极和漏极
简化接线
短接源极和衬底之间形成的P-N结（寄生二极管），

解释寄生二极管
此时电流若从衬底端进入，流向漏极，将会没有阻碍。这意味着MOS在源极漏极反接的状态下将会是强制通路
如果电流正常方向流动，二极管会处于截止状态下，但有电子桥的话就可以不管二极管是否截止。此时MOS可以正常控制电路通断

导通要求
如果我们要让NMOS导通，需要给G极一个高于S极的电压。
G|S极之间有一个寄生电容，当G侧充满正电荷时，S侧将充满负电荷，体现为S极往外流出电流
如果要导通PMOS,需要给G极一个低于S极的电压。根据上述原理，S极将流入电流。

设计要求
NMOS要放在负载后面，使S极接地，这样我们只需要很小的电压就能让NMOS导通。
PMOS要放在负载前面，S极接电源，这样只需要把G极拉到GND就可以让PMOS通

优势
NMOS导电依靠电子，电子比PMOS导电所依靠的空穴更多。
NMOS的导通内阻更小，寄生电容也更小

MOS驱动器

MCU引脚电压低、电流小，难以快速地给MOS的栅极电容充放电
MOS管的栅极具有较大的寄输入寄生电容，需要大电流。

   VDD ──┬──────────┐
         │          │
   IN ──▶│ 输入级 ──▶│ 推挽输出级 ──▶ OUT ──▶ MOS 栅极
         │ (施密特)  │ (大电流)
         │          │
   GND ──┴──────────┘

BSC070N10NS3 半桥驱动器
可以同时驱动上管和下管，需要自举电源。

如使用自举电容，因电容\上管Gate极会漏电，需要时不时导通下管给电容充个电。
这就没法做到100%占空比保证下管一直关断。
如果我们想要让它可以buck\boost单模式工作，就得单独弄一条充电线路给自举电容。

引脚定义：
VDD：芯片偏置电源输入端。
HI：高侧驱动器逻辑输入（TTL阈值）。
LI：低侧驱动器逻辑输入（TTL阈值）。
VSS：地（参考地）。
LO：低侧驱动器输出。
HS：高侧源极连接端（连接到半桥的中点）。
HB：高侧自举电源端（连接外部自举电容）。
HO：高侧驱动器输出。

简单了解DCDC

Wed, 31 Jan 2024 00:00:00 +0000

参考内容

https://www.cnblogs.com/wcat/p/10058743.html

http://www.xlsemi.net/technical/technical_article/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90%E5%90%8C%E6%AD%A5%E4%B8%8E%E9%9D%9E%E5%90%8C%E6%AD%A5.pdf

什么是DCDC

DC/DC电源指直流转换为直流的电源
DC/DC电源芯片主要是通过反馈电压与内部基准电压的的比较，从而调节MOS管的驱动波形的占空比，来保证输出电压的稳定。

底层逻辑

当一个电感突然加上一个电压时，其中的电流逐渐增加，并且电感量越大，其电流增加越慢；
当一个电感上的电流突然中断，会在电感两端产生一个瞬间高压，并且电感量越大该电压越高；

不同种类的DCDC

开关电源在功率管打开时会给电感充电，电感储能；功率管断开时，电感释放能量，从而实现电压变换。在功率管断开时，电感释放能量需要电流回路，续流元器件的选用不同，就会涉及到不同的整流方式，即同步整流和非同步整流。

同步型DCDC
功率管和续流器件均为MOS管，它们必须要按照电源的开关时序同步控制；不能同时导通，否则会发生短路

优点：效率较高
MOS管内阻小，在流过相同电流条件下，其导通电压降远远小于普通肖特基二极管的正向导通压降
故MOS管的损耗功率远远比二极管的小，因而同步整流的效率高。

缺点：稳定性不足
同步整流需要为MOS管额外添加一个控制电路，使得上下两个MOS管能够同步，
相对于非同步，同步的控制电路相对复杂，电路越复杂，稳定性越不可靠，若逻辑出现混乱，上下管同时导通，则系统必定失效。

常见型号内部电路图如下

非同步型DCDC
内部只有一个需要控制的开关管，续流由整流二极管完成；整流二极管并不需要驱动电路，而不需要被同步控制。

优点：稳定性高
肖特基二极管被动导通，不存在同步整流电路中上下管同时导通的情况，故其稳定性高于同步整流电路。

缺点：效率低
当流过肖特基二极管的电流较大时，续流电流在二极管上产生的电压较大（+-0.5V），
当输出的电压很低时，二极管的电压降就占了很大的比重，它消耗的功率相对较大，所以在大电流，小电压输出时候效率偏低。

常见型号内部电路图如下

芯片常见引脚解释

VIN 外部电压输入，DCDC将对其进行变压。
SW 开关引脚，DCDC通过控制内部mos管之类的器件，来输出一个具有特定动态占空比的PWM

BST 自举引脚参考：三极管和MOS管
双N-MOS芯片需要自举电容：
下管源极接地，只需要很低的电压就可以让下管导通
上管源极接SW引脚，在上管需要打开时， $V_{SW} = V_{IN}$, 因此我们需要 $\geq V_{IN}$ 的电压方可导通。
我们需要一个电容来帮助上管的G极提高输出电压,这就是自举电容存在的意义。

PMOS+NMOS不需要自举电容

伏秒平衡和安秒平衡

伏秒定理
通常被用于分析开关电源的稳态工作过程，在一个开关周期内，电感上正向电压乘以时间的面积，必须等于负向电压乘以时间的面积
$\large{V_{on} \cdot t_{on} = V_{off} \cdot t_{off}}$

为什么成立？

从能量角度看：
- 电感是无损储能元件，它不消耗能量，只暂存能量（存在磁场里）
- 充电时：电源对电感做功，能量流入 $W = \frac{1}{2}Li^2$ 增加
- 放电时：电感对负载做功，能量流出 $W$ 减少
  充进去的磁能必须 = 放出来的磁能 ————这就是伏秒平衡
数学角度
- 电感方程：$V_L = L \frac{di_L}{dt}$
  - $V$ 电感两端的电压
  - $L$ 电感量
  - $\frac{di}{dt}$ 电流变化率
- 变形为 $di_L = \frac{V_L}{L} dt$，其中 $di_L$ 表示电流的微分值
- $\int_0^T V_L , dt = L \cdot \left[ i_L(T) - i_L(0) \right]$ 其中 $i_L(T)$ 表示周期结束时的电流 $i_L(0)$ 表示周期开始时的电流
- 由稳态的定义，我们得知 $i_L(T) = i_L(0)$
- 我们得到 $\boxed{\int_0^T V_L , dt = 0}$

     SW
V_in ──┬── L ──┬── V_out
       │       │
       D       C
       │       │
      GND    GND

引入上图简单BUCK电路，元件D为二极管，SW控制 $V_{in}$ 的通断

阶段 ①：开关闭合（$t_{on} = D \cdot T$）

电感左端接 $V_{in}$，右端是 $V_{out}$
$V_L = V_{in} - V_{out}$ （> 0，上坡）
电感电流线性上升

阶段 ②：开关断开（$t_{off} = (1-D) \cdot T$）

二极管导通续流，电感左端被钳到 0V（GND），右端仍是 $V_{out}$
$V_L = 0 - V_{out} = -V_{out}$ （< 0，下坡）
电感电流线性下降

$\underbrace{(V_{in} - V_{out})}{\text{上坡坡度}} \cdot \underbrace{D \cdot T}{\text{上坡时间}} = \underbrace{V_{out}}{\text{下坡坡度绝对值}} \cdot \underbrace{(1-D) \cdot T}{\text{下坡时间}}$ 化简后，我们可以得到$V_{out} = D \cdot V_{in}$ 即变压比公式

安秒平衡
安秒平衡（Ampere-Second Balance）就是电容版的“伏秒平衡”
电容在稳态下需要满足“安秒平衡”（电荷不累积）
// TODO