硬件组知识

简单了解MOS

硬件入门必备基础知识之MOS

参考资料

三极管和MOS管

二极管

PN结(二极管器件)

image-20251014054638305

组成
在一块硅片上掺杂不同的元素可以得到半导体
掺杂硼成为P型半导体，掺杂五价磷成为N型半导体

性质
具有单向导电性
电流从P流向N时，P、N之间将不存在绝缘区域，电路正常导通
电流从N流向P时，P、N之间会产生大面积绝缘区域，从而阻止电路导通。

三极管

NPN结(三极管器件)
1ec3fb9a2902d9d74c29cb2593297ab0.png
image-20251014055213440

性质
根据PN结特性，P向N1\N2导通时，N1和N2之间将会是通路
意味着给P输入一个小电流就可以控制N1和N2的通断，从而允许大电流通过

  • 四舍五入就是个信号放大器，如果N1常态性接电，P按需接电，那么N2就会根据P的状态输出更大的电流。
    在P没有输入电流的时候，N1尝试向P导通，根据PN结原理，此时将在P和N1之间形成一大面积绝缘区域，从而阻止电流通过。

NPN型三极管：在中间的P输入电流的时候，绝缘区域消失，两侧N将导通
PNP型三极管：在中间的N输入电流的时候，将引发绝缘区域形成，而阻止两侧的P导通

三极管的放大作用

左侧的N半导体是高浓度的，右边的N半导体是低浓度的

在E-C之间接入一个电源，会导致右侧N半导体的自由电子全部去C那边，这使得其靠左的部分成为耗尽区（没自由电子而不能导电）
在E-B之间接入一个电源，这个电源会导致左边的N半导体的电子跑到中间的P半导体上，然后再被吸引到电源里。
每有一个电子被从B上吸引到电源，就会在原地产生一个空穴，而因为左边的N浓度高，电子多，还多接了一个电源的负极，就会有多个电子来尝试抢占这个空穴。
一个穴只能放一个电子，没抢到位置的电子就会游离在中间P上，此时，因为电子尝试向右边N迁移的力大于耗尽层同性相斥的力，所以这群游离电子会很容易地跑到右边。

这就意味着，E-B电源每完成一个电子的迁移，E-C电源就会有一堆电子迁移过去。 这就是放大
image-20251014072505344

JFET

结型场效应管(JFET)

image-20251014061634936

原理
电子在单一半导体（如N）中可以自由移动
电流从N流向P会导致绝缘区域形成
给N两端施加正电压，P两端施加负电压，就可以达成上述需求

  • 此时，两端的P-N结将形成绝缘区域，且绝缘区域面积取决于电压强度
  • 当电压强度到达一定值时，两侧绝缘区域将闭合，阻断N半导体的上下连接。

在这种结构中，P-N结上实际上没有电流经过(因为施加负电压带来的结果是造成绝缘区域)
所以此结构是电压控制型器件，也不会产生什么能量损耗。
依然存在反过来的结构，即NPN型JFET，在栅极无电时导通，施加正电压时不导通

MOSFET

image-20251014062731707

原理

  • 当电容有电时，正电荷负电荷将会聚集在两端电极板的边缘上。
  • 当栅极G和衬底B之间被施加 合适的电压 时，将会有一层 电子(带负电荷)\带正电荷的粒子 聚集在靠近栅极的位置，连接源极和漏极，令其导通。
  • 当施加的电压消失时，电荷将重新均匀分布回P，电流通路就会断开。
  • 因存在PN结，所以会产生绝缘部分，绝大部分电流都过不去。这解决了JFET的无法完全断开问题。

导通条件
https://blog.csdn.net/qq_62361151/article/details/130170746

N沟道要求 $V_G > V_S$ 时导通
用法：接负载时S极接GND，此时低电平 $V_G \leq V_{GND}$ 时截止，高电平 $V_G \geq V_{GND}$ 时导通

P沟道要求 $V_G < V_S$ 时导通
用法：接负载时S极接VCC，此时低电平 $V_G \leq V_{VCC}$ 时导通，高电平 $V_G \geq V_{VCC}$ 时截止
250d3401346103ed89b373f19c4a1a64.png

类型
增强型MOS：两侧电极之间在无电压时默认断开
耗尽型MOS：默认微微闭合
image-20251014065453661

为什么源极和衬底要连到一起？

  1. 明确源极和漏极
  2. 简化接线
  3. 短接源极和衬底之间形成的P-N结（寄生二极管），
  • 解释寄生二极管
    此时电流若从衬底端进入，流向漏极，将会没有阻碍。这意味着MOS在源极漏极反接的状态下将会是强制通路
    如果电流正常方向流动，二极管会处于截止状态下，但有电子桥的话就可以不管二极管是否截止。此时MOS可以正常控制电路通断

导通要求
如果我们要让NMOS导通，需要给G极一个高于S极的电压。
G|S极之间有一个寄生电容，当G侧充满正电荷时，S侧将充满负电荷，体现为S极往外流出电流
如果要导通PMOS,需要给G极一个低于S极的电压。根据上述原理，S极将流入电流。

设计要求
NMOS要放在负载后面，使S极接地，这样我们只需要很小的电压就能让NMOS导通。
PMOS要放在负载前面，S极接电源，这样只需要把G极拉到GND就可以让PMOS通

优势
NMOS导电依靠电子，电子比PMOS导电所依靠的空穴更多。
NMOS的导通内阻更小，寄生电容也更小

MOS驱动器

MCU引脚电压低、电流小，难以快速地给MOS的栅极电容充放电
MOS管的栅极具有较大的寄输入寄生电容，需要大电流。

1
2
3
4
5
6

   VDD ──┬──────────┐
         │          │
   IN ──▶│ 输入级 ──▶│ 推挽输出级 ──▶ OUT ──▶ MOS 栅极
         │ (施密特)  │ (大电流)
         │          │
   GND ──┴──────────┘

BSC070N10NS3 半桥驱动器
可以同时驱动上管和下管，需要自举电源。
5a2689149ecd690190ae0de3d8d1443a.png
如使用自举电容，因电容\上管Gate极会漏电，需要时不时导通下管给电容充个电。
这就没法做到100%占空比保证下管一直关断。
如果我们想要让它可以buck\boost单模式工作，就得单独弄一条充电线路给自举电容。

引脚定义：
VDD：芯片偏置电源输入端。
HI：高侧驱动器逻辑输入（TTL阈值）。
LI：低侧驱动器逻辑输入（TTL阈值）。
VSS：地（参考地）。
LO：低侧驱动器输出。
HS：高侧源极连接端（连接到半桥的中点）。
HB：高侧自举电源端（连接外部自举电容）。
HO：高侧驱动器输出。